(Item 1 from file: 351) 1/3/1 DIALOG(R) File 351: Derwent WPI (c) 2006 The Thomson Corp. All rts. reserv. **Image available** 014764801 WPI Acc No: 2002-585505/200263 XRAM Acc No: C02-165637 XRPX Acc No: NO2-464395 MOS field effect transistor for use in LSI, has source and drain layers having top surfaces positioned above bottom surface of gate electrode Patent Assignee: UNIV TOHOKU (TOHO); MATSUURA T (MATS-I); MUROTA J (MURO-I); SAKURABA M (SAKU-I); TSUCHIYA T (TSUC-I) Inventor: MATSUURA T; MUROTA J; SAKURABA M; TSUCHIYA T Number of Countries: 029 Number of Patents: 004 Patent Family: Week Date Applicat No Kind Kind Date Patent No 200263 B 20020204 Α A2 20020814 EP 20022549 EP 1231643 200271 Α 20010209 JP 200134263 20020823 JP 2002237590 A 20020205 200275 US 20020109135 A1 20020815 US 200262455 Α 200310 20020207 20020814 KR 20026988 Α KR 2002066191 A Priority Applications (No Type Date): JP 200134263 A 20010209 Patent Details: Filing Notes Main IPC Patent No Kind Lan Pg A2 E 10 H01L-029/10 Designated States (Regional): AL AT BE CH CY DE DK ES FI FR GB GR IE IT EP 1231643 LI LT LU LV MC MK NL PT RO SE SI TR 8 H01L-029/78 JP 2002237590 A H01L-029/06 US 20020109135 A1 H01L-029/772 KR 2002066191 A

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-237590

(43)Date of publication of application: 23.08.2002

(51)Int.Cl.

H01L 29/78 H01L 21/205 H01L 21/225 H01L 29/786 H01L 21/336

(21)Application number: 2001-034263

(71)Applicant: UNIV TOHOKU

(22)Date of filing:

09.02.2001

(72)Inventor: MUROTA JUNICHI


SAKURABA MASAO MATSUURA TAKASHI TSUCHIYA TOSHIAKI

(54) MOS FIELD EFFECT TRANSISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To improve electron and hole mobilities in a channel party by employing a distorted Si/SiGe structure (or distorted Si/SiGeC structure), to keep the crystallinity of such a heterostructure in a proper condition, to prevent shortening of an effective channel length and diffusion of a Ge, and to reduce the resistance of the source layer and chain layer.

SOLUTION: An MOS field effect transistor is constructed, in such a manner that a channel region has a laminated structure formed in the order of an Si layer (2) and an SiGe or an SiGe layer (3), a source layer (4) and a drain layer (5), which is formed of an SiGe or SiGeC containing high concentration impurity atoms which are formed by low-temperature chemical vapor deposition method and provides a desired conductive shape, contract with both ends of the channel region: and the surfaces of the source and drain layers formed of the SiGe or the SiGeC are shaped so as to be raised upward from the bottom position of a gate electrode (6).



LEGAL STATUS

[Date of request for examination]

09.02.2001

[Date of sending the examiner's decision of

20.01.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-237590 (P2002-237590A)

(43)公開日 平成14年8月23日(2002.8.23)

(51) Int.Cl. ⁷		酸別記号		FI				テーマコード(参考)	
H01L	29/78		ΗO	1 L	21/205			5 F O 4 O	
	21/205				21/225		D	5 F O 4 5	
	21/225				29/78		301H	•	
	29/786						301B		
	21/336						301S	•	
		審査請求	ド 有	請才	マダラ で で で で で で で で で で で で で で で で で で で	OL	(全 8 頁		
(21)出願番号]	特願2001-34263(P2001-34263)	(71) 出願,	人 391012	394			
					東北大	学長			
(22)出願日		平成13年2月9日(2001.2.9)	宮坳		宮城県	课仙台市青菜区片平2丁目1番1号			
			(72	発明				•	
					宮城県	宮城県仙台市青葉区土樋1-6-23-403			
			(72)	発明	者 櫻庭	政夫			
					宮城県	宮城県仙台市若林区畳屋丁39 メゾン・エ スポワール101			
					スポワ				
			(72)	発明	者 松浦	孝			
					宮城県	宮城県仙台市太白区郡山6丁目5の13の			
					204		•		
			(74)	代理。	\ 100058	479			
					弁理士	鈴江	武彦 (ダ	1 5名)	
								最終頁に続く	


(54) 【発明の名称】 MOS型電界効果トランジスタ

(57)【要約】

【課題】 歪Si/SiGe構造(または歪Si/SiGeC構造)を採用してチャネル部分の電子移動度または正孔移動度の向上を行うと共に、かかるヘテロ構造の結晶性を良好な状態に保ち、実効チャネル長の短縮を防ぎ、Geの拡散を防ぐと共に、ソース層およびドレイン層の抵抗を低くする。

【解決手段】 チャネル領域が表面から順にSi層

(2) および、SiGeまたはSiGeC層(3)からなる積層構造を有し、該チャネル領域の両端面には低温化学気相成長法により形成された所望の導電形を与える高濃度不純物原子を含むSiGeまたはSiGeCからなるソース層(4)およびドレイン層(5)が接しており、SiGeまたはSiGeCからなる該ソース層およびドレイン層の表面は、ゲート電極(6)の底部位置より上方にせり上げられた形状を有するMOS型電界効果トランジスタ。



【特許請求の範囲】

【請求項1】 絶縁膜を介して形成されたゲート電極が チャネル領域の電気導通を制御するMOS型電界効果ト ランジスタであって、

前記チャネル領域が表面から順にSi層および、SiGeまたはSiGeC層からなる積層構造を有し、

前記チャネル領域の両端に気相成長法により形成された 所望の導電形を与える高濃度不純物原子を含むSiGe またはSiGeCのいずれかからなるソース層およびド レイン層がそれぞれ接しており、

前記ソース層およびドレイン層の上面は前記ゲート電極の底部位置より上方にあることを特徴とするMOS型電界効果トランジスタ。

【請求項2】 前記チャネル領域および前記ソース層およびドレイン層がSi基板の上部に形成されていることを特徴とする請求項1に記載のMOS型電界効果トランジスタ。

【請求項3】 前記チャネル領域および前記ソース層およびドレイン層が絶縁層の上部に形成されていることを特徴とするMOS型電界効果トランジスタ。

【請求項4】 前記ソース層およびドレイン層の底部が、前記チャネル領域の底部位置もしくはその下方に位置し、前記チャネル領域の直下にSi基板の伝導型と同一の伝導型不純物をSi基板内よりも高濃度に含む領域を有することを特徴とする請求項2に記載のMOS型電界効果トランジスタ。

【請求項5】 前記Si基板の伝導型と同一の伝導型不純物をSi基板内よりも高濃度に含む領域は原子層ドーピング層であることを特徴とする請求項4に記載のMOS型電界効果トランジスタ。

【請求項6】 前記ソース層およびドレイン層が550° C以下の低温化学気相成長法により形成された層であることを特徴とする請求項1~5のいずれか1項に記載のMOS型電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はMOSFETに有効に利用し得る半導体装置の構造に関するものであり、より詳しくは、チャネル領域にSi層/SiGe層(またはSi層/SiGeC層)からなる積層領域を設けてnMOSFETおよび/またはpMOSFETを形成する半導体装置に関するものである。

[0002]

【従来の技術】MOSFETの高速化のため、歪Si/SiGe構造による歪Siの電子移動度と正孔移動度の向上効果(例えば、Semicond. Sci. Technol. Vol. 13, pp. 1 225-1246, 1998 CK Maiti et al "Strained-Si heter ostructure field effect transistors)を利用し、Si基板上にチャネル領域として歪Si/SiGe構造を形成したnMOSFET(例えば、1994 IEDM Tech. Di

g.,pp. 373-376) や p MOSFET (例えば、1995 IEDM Tech. Dig., pp. 517-520)) の提案がなされている。歪 S i / S i G e (またはS i G e C) 構造はS i とS i G e (またはS i G e C) の格子定数の差に基づいてS i 層に歪みを与えるもので、S i 層のエネルギーバンド 構造を変えることにより電子移動度または正孔移動度の

2

【0003】例えば図5に示すように、nMOSFET 31の場合には、チャネル領域を形成するためにSi基 10 板35上に表面から順に、歪Si層32、無歪SiGe 層33、およびSiGe傾斜バッファ層34が配置された構造が知られている。また図6に示すように、pMO SFET41の場合には、Si基板46上にチャネル領域を形成するために、表面から順に、歪Si層42、歪SiGe層43、無歪SiGe層44およびSiGe傾斜バッファ層45が配置された構造が知られている。そして、MOSFET動作のため、それぞれソース領域37,47、ドレイン領域38,48、ゲート酸化膜39,49およびゲート電極36,50が形成されている。

[0004]

向上を図るものである。

【発明が解決しようとする課題】しかしながら、従来技術におけるMOSFET素子31,41のソース領域37,47およびドレイン領域38,48の形成には、通常、所定の不純物のイオン注入とそれに続く熱処理工程が用いられている。このような熱処理においては注入された原子の基板結晶内での移動を可能にするため高温の熱処理工程を必要とする。一事例を挙げれば、625°Cで2.5分間とこれに続く850°Cでの10秒間30 (例えば、IEEE Electron Device Letters, vol.15, no.3 pp.100-102参照)の熱処理が行なわれる。

【0005】このような高温熱処理のために、SiGe層33,43のGe比率が0.3以上の高濃度になるとSi層32,42へのGeの拡散が避けられず、Si/SiGe(またはSi/SiGeC)界面の荒れを招き、良質のヘテロ構造が得にくくなるという問題がある。

【0006】また、高温熱処理により、ソースおよびドレイン層内のn形またはp形不純物原子がチャネル領域 に拡散し、実効チャネル長を短縮させるという問題がある。かかる実効チャネル長の短縮化は、特に極微細ゲート長の素子においてソースとドレイン間の短絡をもたらす場合がある。

【0007】また、極微細ゲート長のMOSFET素子に適用する場合には、MOSFETの短チャネル効果を抑制するために、パンチスルー抑止のための高不純物濃度領域(パンチスルーストッパ領域)をソースとドレイン間に設けることが通例である。パンチスルーストッパ領域は例えばチャネル領域形成後にイオン注入とその後の熱処理によって形成する。このような場合にも、高温

熱処理によるSiGe層33,43からのGeの拡散が 生じるという問題がある。

【0008】さらに、一般にソースおよびドレイン層の深さは、素子の微細化と共に浅くなる傾向にあり、極微細素子においてはソースおよびドレイン層のそれぞれの抵抗増加がMOSFET素子の性能を低下させる。このため、例えばソースおよびドレイン層上にさらに抵抗低減のための追加の不純物高ドープSi層を成長させて、ソースおよびドレインの各抵抗を低下させる構造にする工程の追加をしなければならないという問題がある。

【0009】したがって、本発明は、上記従来技術の種々の問題点に鑑みてなされたもので、歪Si/SiGe構造(または歪Si/SiGeC構造)を採用してチャネル部分の電子移動度または正孔移動度の向上を行うと共に、かかるヘテロ構造の結晶性を良好な状態に保ち、且つ実効チャネル長の短縮を防ぎ、不所望のGeの拡散を防ぐと共に、ソース層およびドレイン層の抵抗をより低下させて、微細化され、より高速の動作を可能とする半導体素子を得ることを目的とする。

[0010]

【課題を解決するための手段】以上のような技術的問題 点を解決し、超高速、低消費電力のLSIを実現するた めに、本発明に係るMOS型電界効果トランジスタは、 チャネル領域がゲート下面から順にSi層およびSiG e(またはSiおよびSiGeC)層の積層構造とし、 このチャネル領域の両端面には550° C以下の低温化 学気相成長法により形成される例えば1020cm-3 以上の高濃度不純物を含むSiGe(またはSiGe C)からなるソースおよびドレイン層を形成し、且つ、 このSiGe (またはSiGeC) ソース/ドレイン層 の上面はゲート電極底部位置より上方にせり上げられた 形状を有するように形成するものである。さらに、本発 明によるMOS型電界効果トランジスタは、短チャネル 効果を抑制するためSiおよびSiGe(またはSiお よびSiGeC)チャネル領域の直下のSi基板内また はSi基板上に、Si基板の伝導型と同一の伝導型不純 物をSi基板よりも高濃度に含む領域を形成するもので ある。

【0011】即ち、本発明は、ゲート電極が絶縁膜を介して形成されたチャネル領域の電気導通を制御するMOS型電界効果トランジスタであって、チャネル領域が表面から順にSi層および、SiGeまたはSiGeC層からなる積層構造を有し、チャネル領域の両端には気相成長法により形成された所望の導電形を与える高濃度不純物原子を含むSiGeまたはSiGeCのいずれかからなるソース層およびドレイン層がそれぞれ接しており、ソース層およびドレイン層の上面はゲゲート電極の底部位置より上方にあるMOS型電界効果トランジスタである。

【0012】さらに、このチャネル領域およびソース層

およびドレイン層がSi基板の上部に形成されているいわゆるバルクシリコン型のMOS型電界効果トランジスタであり、またチャネル領域および前記ソース層およびドレイン層が絶縁層の上部に形成されているいわゆるSOI(Silicon On Insulator)型のMOS型電界効果トランジスタである。

【0013】さらに、ソース層およびドレイン層の底部が、チャネル領域の底部位置もしくはその下方に位置し、チャネル領域の直下にSi基板の伝導型と同一の伝 4型不純物をSi基板内よりも高濃度に含む領域を有するMOS型電界効果トランジスタであり、そしてSi基板の伝導型と同一の伝導型不純物をSi基板内よりも高濃度に含む領域は原子層ドーピング層であるMOS型電界効果トランジスタである。また、ソース層およびドレイン層が550°C以下の低温化学気相成長法により形成された層であるMOS型電界効果トランジスタである。

【0014】本発明はソースおよびドレイン層を特に低温化学気相成長により形成するため、Geや不純物の拡散が抑制され、Si/SiGe(またはSi/SiGeC)へテロ構造の劣化が抑制され、さらにソースとドレイン間の短絡が防止される。ソースおよびドレイン層をせり上げ構造にするため寄生抵抗が低減され、ソースおよびドレイン層の形成時にソースおよびドレイン層を低抵抗にするための追加の工程、例えばイオン注入工程や不純物拡散工程等、の必要が無い。さらに、チャネル領域で設けることにより、ソースおよびドレイン間のパンチスルーを抑制できる。

30 [0015]

【発明の実施の形態】本発明の実施の形態を以下に図面を参照して説明する。以下の説明は本発明に関する一実施の形態であり、本発明の一般的原理を図解することを目的とするものである。したがって、本発明をこの実施の形態の欄および添付図面に具体的に記載された構成のみに限定するものではない。

【0016】図1に本発明の第1の実施の形態を示す。 Si基板1上にチャネル領域が形成され、このチャネル 領域は少なくともSi層2およびSiGe層(またはSiGeC層)3の積層構造を有する。Si基板1はnM OSFETを形成する場合はp形であり、pMOSFE Tを形成する場合はn形基板を使用する。

【0017】Si層2およびSiGe層(またはSiGeC層) 3は例えば選択気相成長法により形成される。必要に応じてその他分子線エピタキシ法、蒸着法等を用いることも可能である。SiGe層(またはSiGeC層) 3の厚さは10nm以下である。またSiGe層は例えば無歪SiGe層とSiGe傾斜バッファ層からなる多層構造とすることもできる。Si層2の厚さはおよる50 そ5nm程度である。Si層2およびSiGe層(また

はSiGeC層)3は例えば不純物を特に添加しないア ンドープ層として形成することができる。しかし、MO SFETとしての閾値を調整するために、層形成時また は層形成後にp形またはn形不純物を含ませることもで きる。

【0018】このチャネル領域の両端にはSiGe(ま たはSiGeC) からなるソース層4およびドレイン層 5が接している。ソース層4およびドレイン層5はその 抵抗を低減するため、チャネルの導電型に対応して定ま るおよそ 10^{20} c m $^{-3}$ 以上の高濃度の n 形または p 形の不純物を含ませるようにするのが望ましい。化学気 相成長はチャネル領域のSiGe層(またはSiGeC 層)からのGeの拡散や表面荒れを抑制するために、5 50° C以下の条件で行なわれのが望ましく、さら望ま しくは500° C以下での低温度気相成長が行なわれ

[0019] cosiGe (that SiGeC) による ソースおよびドレイン層は通常いわゆる選択エピタキシ ャル法により形成される。ソースおよびドレイン層は抵 るので、その上端10は、ゲート電極底部11より上方 に位置し、基板1からせり上げられた形状を有してい る。

【0020】Si層2の表面には通常のMOSFETと 同様ゲート絶縁膜として機能する絶縁層7が形成されて いる。絶縁層7は例えば2酸化シリコンであり、ゲート 絶縁膜として機能するSi層2と接する領域は、通常の MOSFET工程によりSi層2の表面を酸化すること により形成される。ゲート電極6はポリシリコンであ り、通常のMOSFETのポリシリコンゲート電極と同 様の工程により形成される。ゲート電極6の側壁には絶 縁層7が形成されており、この絶縁層7を介してソース 層4およびドレイン層5が形成されている。この実施の 形態においてはゲート電極材としてポリシリコンやSi Ge、SiGeCを用いているが、チタンやコバルト等 の高融点金属材料を用いることもできる。ゲート電極 6、ソース層4およびドレイン層5の表面には適切な方 法でパッシベーションの絶縁膜20が形成され、所定の スルーホール29を介してそれぞれ電極30が取出され る。

【0021】図2に第1の実施の形態の製造工程を示 す。単結晶シリコン基板1を準備し、その表面に順次 S iGe層(またはSiGeC層) 3、Si層2、SiO 2層8、およびゲート電極6となるポリシリコン層を形 成する。SiGe層はキャリアガスとしてH2、Ar、 または、N2ガスを用い、例えばSiH4およびGeH 4の分解による気相成長により形成する。SiGeC層 の場合はさらにSiH3CH3を加えた気相成長により 形成する。SiO2層8は通常のMOSFETと同様、 例えばSi層2の表面を熱酸化して形成することができ

る。ポリシリコン層はSiH4ガスを用いた減圧CVD 法等の通常の方法により形成する。ポリシリコン層は抵 抗を下げるために通常の半導体プロセスにより成長時ま たは成長後に高濃度の砒素、リン、ボロンなどのn形ま たはp形不純物がドープされる。次にリソグラフィー法 によるポリシリコン層のパターンニングを行いゲート電 極6を形成する。

6

【0022】次に、熱酸化を行いゲート電極6の上面お よび側面に SiO_2 膜を形成する。この工程で SiB_2 10 の表面も一部酸化される。しかし、ポリシリコン層の酸 化速度は早いので、ゲート電極6の上面のSiО2膜の 厚さXはSi層2の上面のSiO2膜の厚さYよりも厚 く形成される(図2(d)参照)。

【0023】次に、例えばSiH₄とNH₃気相反応に よりシリコンナイトライド層9を基板表面の全面に形成

【0024】次に、例えばいわゆるECR(electron c yclotron resonance) プラズマエッチングを行い、Si 層2のSi表面を露出させる。ECRプラズマエッチン 抗を低減するために十分な厚さを有するように形成され 20 グは縦方向のエッチング速度が速い異方性エッチングの ためゲート電極側壁の絶縁層8,9は十分残すことがで きる。また、ゲート電極6の上面のSiO2膜はSi層 2の上面のSiO2膜に比べ厚いのでゲート電極上面を 被覆可能な程度に残すことができる。

> 【0025】次に、例えばドライエッチング等の通常の エッチング処理により、上記工程で露出した部分のSi 層2およびSiGe層(またはSiGeC層)3をエッ チングし、ゲート領域部分のみを残す。このエッチング 処理によりソースおよびドレイン領域のSi基板表面4 0が露出される。

> 【0026】次に露出された表面40にSiGe層(ま たはSiGeC層)を選択気相成長させ、高濃度不純物 を含むソース層およびドレイン層を形成する。チャンネ ル領域のSiGe層(またはSiGeC層)への不純物 の拡散を防止するため、低温化学気相成長が行なわれ る。気相成長はキャリアガスとしてH₂、A_r、また は、N2ガスを用い、例えばSiH4およびGeH 4 (または例えばSiH4、GeH4およびSiH3C H3)の分解により行なわれる。SiO2膜上等への不 所望なSiGeまたはSiGeCの析出を防止するた め、必要によりキャリアガス中にHClガスを添加する こともできる。

> 【0027】次に、ゲート電極6、ソース層4およびド レイン層5を含む基板表面全体に適切な方法で例えばS i酸化物、Si窒化物等を含むパッシベーション膜20 が形成される。さらに、所定のスルーホール29を介し てそれぞれ電極30が形成されMOSFET素子が形成 される。

【0028】図3に本発明の第2の実施の形態を示す。 第12の実施の形態のSi基板に代えて1絶縁膜18上 の薄膜Si層19上にチャネル領域12,13が形成され、このチャネル領域は表面からSi層12、SiGe層(またはSiGeC層)13の積層構造になっている。そして、このチャネル領域の両端面には例えば550°С以下の低温化学気相成長法により形成されるP形またはN形の高濃度不純物を含むSiGe層(またはSiGeC層)からなるソース層14およびドレイン層15が接している。このSiGe層(またはSiGeC層)よりなるソース層14およびドレイン層15の上端10は、ゲート電極の底部11より上方にあり、せり上げられた形状を有している。

【0029】絶縁膜18上に薄膜Si層19が形成された構造は、一般にSOI(SiliconOn Insulator)技術として知られている方法により形成することができる。例えば、Si基板に酸素を10¹⁸cm⁻²程度の高濃度でイオン注入し1300°C以上の高温熱処理により形成するSIMOX(Separation by IMplanted OXgen)ウエーハ、2枚のSi基板の少なくとも一方に酸化膜を形成し、酸化膜を介して2枚のSi基板を接着した後、一方のSi基板を薄くするいわゆるウエーハ張り合わせ技術によるウエーハ等が使用可能である。かかるウエーハを使用することにより、チップ内に複数のMOSFETを形成した集積回路に適用した場合における各FET素子間の絶縁が容易に行い得る。

【0030】図4に本発明の第3の実施の形態を示す。図1に示した第1の実施の形態と異なる点は、Si層22およびSiGe層(またはSiGeC層)23からなるチャネル領域の直下に、Si層54を介していわゆる原子層ドーピング法によって形成された、Si基板21の伝導型と同一の伝導型不純物をSi基板21内よりも高濃度に含む領域28、即ち、原子層ドーピング層28を有していることである。このような原子層ドーピング層28を有していることである。このような原子層ドーピング層28は、Si基板21表面に、例えばリン、ホウ素の不純物原子層と、薄いSi層とを交互に析出させることにより形成される。原子層ドーピング法を用いることにより形成される。原子層ドーピング法を用いることにより、10²¹cm⁻³以上の高不純物濃度層も得ることができる。

【0031】このため、SiGe層(またはSiGeC層)によるソース層24およびドレイン層25の底部51、52の位置は、Si/SiGe(またはSiGeC)チャネル領域の底部53と同等かまたはより下方に位置することになる。

【0032】第3の実施の形態の製造工程は、図2に示す第1の実施の形態の製造工程とほぼ同じである。異なる点は図2(b)におけるSiGe層(またはSiGeC層)3の形成前に上記原子層ドーピンダ層28およびSi層54が基板表面全体に形成されることである。【0033】原子層ドーピング層28およびSi層54を形成した後、その上に順次、SiGe層(またはSi

GeC層)23およびSi層22を形成する。その後、

図2の場合と同様にゲート酸化膜27およびゲート電極26を形成する。その後、ソース層24およびドレイン層25を選択気相成長するために、ソースおよびドレイン領域の表面に形成されたSi層22およびSiGe層(またはSiGeC層)23、そしてSi層54および原子層ドーピング層28を除去することによって、最終的に、Si層22およびSiGe層(またはSiGeC層)23からなるチャネル領域の直下に、原子層ドーピングによる高濃度の不純物原子を含む層28を設けるものである。

【0034】なお、上記原子層ドーピング層に代えて、Si基板21と同一伝導型の高濃度拡散層、高濃度イオン注入層または高濃度気相成長層等の高濃度不純物層をゲート領域下部に形成する構造とすることも可能である。

【0035】上記第1~第3の実施の形態においては、基板上に単一のMOSFETがある場合について説明したが、勿論集積回路の製造に適用して単一のチップ内に複数の上記MOSFETを形成するようにすることも可能である。またソースおよびドレイン領域等の不純物を n形またはp形について別個に導入するようにして、単一のチップ内にnMOSFETおよびpMOSFETを 混在させるように形成することも可能である。

【0036】以上、本発明に係るいくつかの実施の形態について図示し、また説明したが、ここに記載された本発明の実施の形態は単なる一例であり、本発明の技術的範囲を逸脱せずに、種々の変形が可能であることは明らかである。

【0037】なお、本願発明は、上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば実施の形態に示される全構成要件から幾つかの構成要件が削除されていても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された効果が発明として抽出され得る。

40 [0038]

【発明の効果】以上説明したように、本発明によれば、図1および図2に示す第1の実施の形態、および図3に示す第2の実施の形態に示すように、Si/SiGe(またはSiGeC)チャネル領域形成後に形成されるソース・ドレイン領域が低温化学気相成長による選択気相成長法で形成されるため、SiGe層(またはSiGeC層)への不所望の不純物の拡散が抑制される。Geの拡散抑制によりSi/SiGe(またはSiGeC)へテロ構造の劣化が抑制され、不純物の拡散抑制により50 ソースとドレインの短絡が抑制される。また、ソース/

9

ドレイン層がせり上げ構造になっており寄生抵抗が低減 される。

【0039】また、図4に示す第3の実施の形態におけるように、チャネル領域直下に原子層ドーピングによる高濃度不純物領域を設けることにより、パンチスルーが抑制され、ソース/ドレイン間が高耐圧化される。

【図面の簡単な説明】

【図1】本発明に係る第1の実施の形態を示す図である。

【図2】本発明に係る第1の実施の形態についての製造 工程を示す図である。

【図3】本発明に係る第2の形態を示す図である。

【図4】本発明に係る第3の実施の形態を示す図である。

【図5】従来技術によるnMOSFETの構造を示す図である。

【図6】従来技術によるpMOSFETの構造を示す図である。

【符号の説明】

1 · S i 基板

2 … チャネル領域のSi層

3 … チャネル領域のSiGe(またはSiGeC)

層

4 … SiGe (またはSiGeC) ソース層

5 … SiGe (またはSiGeC) ドレイン層

6 … ゲート電極

7 … 絶縁層

8 ··· SiO2層

9 … シリコンナイトライド層

10 … ソース/ドレイン層上端

11 … ゲート電極底部

12 … チャネル領域のSi層

13 … チャネル領域のSiGe (またはSiGe

C)層

14 … SiGe (またはSiGeC) ソース層

15 … SiGe (またはSiGeC) ドレイン層

16 … ゲート電極

17 … 絶縁層

18 … 絶縁層

19 ··· Si層

20 … パッシベーション膜

21 · Si基板

22 ··· チャネル領域のSi層

23 … チャネル領域のSiGe (またはSiGe

10

C)層

24 ··· ŚiGe (またはSiGeC) ソース層

25 … SiGe (またはSiGeC) ドレイン層

10 26 … ゲート電極

27 … 絶縁層

28 ··· 高不純物濃度Si層

29 … スルーホール

30 … 電極

31 ··· nMOSFET

32 ··· 歪Si層

33 … 無歪SiGe層

34 … SiGe 傾斜バッファ層

35 … Si基板

20 36 … ゲート電極

37 … ソース領域

38 … ドレイン領域

39 … ゲート酸化膜

40 ··· S i 基板表面 41 ··· pMOSFET

42 ··· 歪Si層

43 ··· 歪SiGe層

44 ··· 無歪SiGe層

45 … SiGe傾斜バッファ層

30 46 … Si基板

47 … ソース領域

48 … ドレイン領域

49 … ゲート酸化膜

50 … ゲート電極


51 … ソース底部


52 … ドレイン底部

53 … Si/SiGe (またはSiGeC) チャネ

ル領域の底部

【図5】





フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

H O 1 L 29/78

テーマコード(参考)

6 1 6 L 6 1 8 B

6 1 8 E

(72)発明者 土屋 敏章

島根県松江市北田町58-10 ロイヤルマン ション北田町501号 Fターム(参考) 5F040 DA10 DA14 DC01 EC07 EC08

EE05 EF09 FA05 FA07 FA10

FC06 FC09

5F045 AA06 AB01 AB02 AB03 AB32

AB33 AC01 AC08 AC12 AD08

AD09 AF03 BB06 BB07 CA05

DA52 HA13

5F110 AA03 AA04 CC01 DD05 DD13

DD24 GG01 GG02 GG12 GG19

HK08 HK34 QQ17

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
D

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.